雇用形態

正社員

業務内容

［期待する役割］
レイアウト設計の品質・開発スピード向上および協力会社のマネジメントを通じて、オシレータ製品の微細化・小型化やセンサ製品の光学性能向上を支え、開発案件の円滑な推進と手戻り削減に貢献。

［具体的な仕事内容］
■アナログ回路、デジタル・アナログ混載領域を中心とした半導体設計レイアウト設計
■回路設計者と連携したフロアプラン・素子配置・配線・チップサイズの最適化
■DRC、LVS、ERC等の物理検証・寄生抽出・設計ルールの確認
■協力会社への仕様提示、レビュー、進捗・品質管理
■EDAツール、PDK、設計データ管理に関するノウハウの蓄積

勤務地

那須塩原事業所（栃木県那須塩原市下田野531-1）

勤務時間

固定勤務 8:30～17:30（休憩時間1時間含む）

給与

335,000円～454,000円
※前職、ご経験を考慮します

最終学歴

高専、大卒以上

残業

あり（全額支給）

諸手当

通勤手当、時間外手当、テレワーク手当

昇給／賞与

昇給　年1回　／賞与　年2回

福利厚生

カフェテリアプラン制度、従業員持株会制度、年度末一時金制度、確定拠出年金制度
寮、家賃補助制度（適用条件あり）

社会保険

健康保険、厚生年金、雇用保険、労災保険加入

休日

固定勤務　129日（土曜、日曜、祝日、年末年始）
※当社カレンダーによる

必要な知識・経験等

［必須要件］
■半導体レイアウト設計経験（３年以上）
■回路設計者と連携し、仕様確認やレイアウトレビューを行った経験
■Cadence、Virtuoso、Synopsys、CustomCompiler、Alpha-SX等いずれかのEDAツール使用経験
■DRC・LVS・ERC等の物理検証経験

［歓迎要件］
■下記いずれかの設計・開発経験をお持ちの方
アナログIC・発振回路・PLL・センサ・光デバイス・デジアナ混載回路のレイアウト／
外注管理・GDS出力・マスクデータ確認／低ノイズ・ESD・寄生分析・チップサイズ削減／
PDK・Pcell・設計環境構築

活躍できる人物のイメージ

■論理的に設計課題を整理し、細部まで品質を追求できる方
■社内外の設計者や協力会社と連携し、開発プロジェクトを円滑に推進できる方

キャリアアップのイメージ

■レイアウト設計主担当から、アナログ・デジアナ混載領域のレイアウト設計のスペシャリストを目指せます
■適性により、設計環境・外注設計管理のチームマネージャーを目指せます