

■概要

SM6451B は、3 線式シリアルコントロールのオーディオ音量調整用電子ボリューム IC です。ステレオ 1 系統 (L/R 2ch.) の電子ボリュームを有し、各チャンネル独立のアッテネーションおよび、ミュートをかけることが可能で、設定変更時のジップノイズを大幅に減少させています。また、チップアドレス機能により、1 個の CPU から最大 4 個までの SM6451 を 3 線式のまま個別にコントロールが可能です。パッケージは、TSSOP 16 ピンです。

■特長

- ステレオ 1 系統入力、ステレオ 1 系統出力
- アッテネーション機能
 - 2ch. 独立コントロール
 - ステップ幅 : 1.0dB/step
 - 階調 : 80
 - 可変範囲 : 0 ~ -80dB
- ミュート機能
- 3 線シリアルデータによるコントロール (MDT, MCK, MLEN)
- チップアドレス (最大 4 個まで並列接続可能)
- 高性能
 - 低歪み率 : THD + N = 0.003%
 - 低残留ノイズ : 12 μ Vrms
- 電源電圧 : 2.5 ~ 3.6V
- シリコンゲート CMOS プロセス
- パッケージ : 16 ピン TSSOP (鉛フリー対応)

■アプリケーション


- 各種オーディオ機器

■オーダーインフォメーション

Device	Package
SM6451BT	16-pin TSSOP


■端子配列

(Top view)




■外形寸法図

(Unit: mm)



■ブロック図



■端子説明

端子番号	端子名	I/O	A/D	機能
1	RSTN	Ip	D	システムリセット入力 (L でリセット)
2	ADRS1	Ip	D	チップアドレス設定端子 1
3	ADRS2	Ip	D	チップアドレス設定端子 2
4	DVDD	-	D	デジタル VDD
5	LOUT	O	A	L チャンネルオーディオ出力
6	LIN	I	A	L チャンネルオーディオ入力
7	AVDD	-	A	アナログ VDD
8	VRL	O	A	L チャンネル基準電圧 ($1/2V_{DD}$) $10\mu\text{F}$ を通して AVSS に接続してください
9	VRR	O	A	R チャンネル基準電圧 ($1/2V_{DD}$) $10\mu\text{F}$ を通して AVSS に接続してください
10	AVSS	-	A	アナログ VSS
11	RIN	I	A	R チャンネルオーディオ入力
12	ROUT	O	A	R チャンネルオーディオ出力
13	DVSS	-	D	デジタル VSS
14	MLEN	Ip	D	マイコンラッチイネーブル入力
15	MCK	Ip	D	マイコンクロック入力
16	MDT	Ip	D	マイコンデータ入力

Ip はプルアップ付き入力端子、A はアナログ端子、D はデジタル端子です。

■絶対最大定格

$$DVSS = AVSS = 0V, DVDD = AVDD = V_{DD}$$

項目	記号	定格	単位
電源電圧	V_{DD}	-0.3 ~ 7.0	V
入力電圧	V_{IN}	$V_{SS} - 0.3 \sim V_{DD} + 0.3$	V
保存温度	T_{STG}	-55 ~ 125	°C
消費電力	P_W	150	mW

(注意) 電源の投入/切断時にも適用します。

■電気的特性

推奨動作条件

$$\text{特記なき場合 } DVSS = AVSS = 0V, DVDD = AVDD = V_{DD}$$

項目	記号	条件	単位
電源電圧	V_{DD}	2.5 ~ 3.6	V
電源電圧差	$DV_{DD} - AV_{DD}, DV_{SS} - AV_{SS}$	± 0.1	V
動作温度	T_{OPR}	-40 ~ 85	°C

DC 特性

$$\text{特記なき場合 } DVDD = AVDD = V_{DD} = 2.5 \sim 3.6V, V_{SS} = 0V, T_a = -40 \sim 85^\circ C$$

項目	端子	記号	条件	規格			単位
				MIN	TYP	MAX	
消費電流	DVDD	I_{DDD1}	(注1)		0.2	1.0	μA
		I_{DDD2}	(注2)		0.4	1.0	mA
	AVDD	I_{DDA}	(注2)		1.9	5.5	mA
入力電圧	(*1)	Hレベル	V_{IH}		$0.7V_{DD}$		V
		Lレベル	V_{IL}			$0.3V_{DD}$	
入力電流	(*1)	I_{IL}	$V_{IN} = 0V$		70	150	μA
入力リーク電流	(*1)	I_{IH}	$V_{IN} = V_{DD}$			1.0	μA

注1: マイコン転送静止し、端子(*1) = V_{DD} とした場合。

注2: $ADRS1 = ADRS2 = 0V$, アナログ入力信号を $0.8V_{rms}$, $ATT = 0dB$, マイコン転送時。

< 端子種別 >


(*1)	端子機能	プルアップ付き入力端子
	端子名	MDT, MCK, MLEN, RSTN, ADRS1, ADRS2

AC 特性

特記なき場合 $DV_{DD} = AV_{DD} = V_{DD} = 2.5 \sim 3.6V$, $V_{SS} = 0V$, $T_a = -40 \sim 85^\circ C$

シリアル入力 (MDT, MCK, MLEN 端子)

項目	記号	規格			単位
		MIN	TYP	MAX	
MCK, MLEN 立ち上がり時間	t_r			100	ns
MCK, MLEN 立ち下がり時間	t_f			100	ns
MCK パルス周期	t_{MCK}	100		10000	ns
MDT セットアップタイム	t_{MDS}	50			ns
MDT ホールドタイム	t_{MDH}	50			ns
MLEN	セットアップタイム	t_{MCS}	50		ns
	ホールドタイム	t_{MCH}	50		ns
	L レベル期間	t_{MEWL}	16		t_{MCK}
	H レベル期間	t_{MEWH}	50	5000	ns



リセット入力 (RSTN 端子)

項目	記号	規格			単位
		MIN	TYP	MAX	
RSTN パルス幅 (L レベル)	t_{RSTN}	100			ns

AC アナログ特性

特記なき場合 $V_{DD} = 3.0V$, アナログ振幅 = $0.8V_{rms}$, 入力周波数 = $1kHz$, 出力負荷抵抗 = $100k\Omega$,
 $T_a = 25^\circ C$, AC カップリング入力時

アナログ入力特性 (LIN, RIN 端子)

項目	記号	条件	規格			単位
			MIN	TYP	MAX	
基準入力振幅	V_{AI}			0.8		V_{rms}
入力抵抗	R_{IN}		40	50	60	$k\Omega$
入カクリッピング電圧	V_{CLP}	THD + N = 1%, ATT = 0dB		1.1		V_{rms}

アナログ出力特性 (LOUT, ROUT 端子)

項目	記号	条件	規格			単位
			MIN	TYP	MAX	
残留雑音電圧	V_{NS}	(*1)		12	20	μV_{rms}
信号対雑音比	SNR	(*1)	92	96		dBr
全高調波歪率 + 雑音	THD + N	(*2)		0.0025	0.005	%
ゲインコントロールレンジ	R_{CNT}		-80		0	dB
ステップサイズ	STEP		0.8	1.0	1.8	dB
アッテネーションエラー (1kHz ~ 20kHz)	ERR1	@ 0dB ~ -60dB	-2		1	dB
	ERR2	@ -61dB ~ -80dB	-6		0	dB
絶対アッテネーション (1kHz)	AT_0	ATT = 0dB		-0.0		dB
	AT_2	ATT = -20dB		-20.0		dB
	AT_4	ATT = -40dB		-40.0		dB
	AT_6	ATT = -60dB		-60.4		dB
	AT_8	ATT = -80dB		-84.2		dB
ミュート率 (1kHz)	MUTE	ATT = MUTE	-85.0	-88.0		dB
チャンネル間クロストーク	CT	(*3)	-103	-105		dB
周波数応答	FR	ATT = 0dB, freq = 200kHz	-10	-8		dB
無音時ジップノイズ	N_J	(*4)			3	mV
最小駆動負荷抵抗	R_{ML}	ATT = 0dB, THD + N = 1%		8	12	$k\Omega$

(*1) 入力信号 : $0V_{rms}$, A - Weight フィルタ, $0dBr = 0.8V_{rms}$, ATT = 0dB

(*2) ATT = 0dB, 20kHz Low Pass Filter 付き

(*3) ATT = 0dB, 片チャンネルのみにアナログ入力した場合の他チャンネルの信号漏れ


(*4) 入力信号 : $0V_{rms}$ (無信号), 任意の ATT への設定変更時の出力ジップノイズ電圧

基準電圧特性 (VRL, VRR 端子)

項目	記号	条件	規格			単位
			MIN	TYP	MAX	
基準電圧出力	V_{REF}		$0.45V_{DD}$	$0.5V_{DD}$	$0.55V_{DD}$	V

■測定回路

(チップアドレス ADRS1 = L, ADRS2 = L の場合)



■マイコンインターフェースの説明

SM6451BではMDT(データ)、MCK(クロック)、MLEN(ラッチイネーブル)でマイコンインターフェースを使用でき、チップアドレスの合致したデバイスのチャンネル選択およびアッテネーション設定ができます。

データフォーマット

マイコンデータ入力タイミングを図1に示します。




図1：マイコンデータ入力タイミング

内部シフトレジスタはMCKの立ち上がりエッジでデータをシフトし、MLENの立ち上がりエッジでロードされ設定変更されます。

よってデータはMCKの立ち下がりエッジで変化させてください。

また、未使用ビットがありますが、必ず16発以上のMCKを入力してください。

マイコンデータ説明

転送フォーマットを図2に示します。




図2：マイコンデータ転送フォーマット

以下、「L」は V_{IL} レベル、「H」は V_{IH} レベルを意味します。

- D15, D14 : 未使用 (Don't Care) です。L, H どちらでも構いません。
- D13, D12 : チップアドレスビットです。D13とADRS1端子およびD12とADRS2端子設定がそれぞれ合致した場合のみ内部設定変更できます。
 - (例 1) D13 = L / D12 = H, ADRS1 = L / ADRS2 = L の場合
D13 と ADRS1 は合致していますが D12 と ADRS2 が合致していないので設定変更できません。
 - (例 2) D13 = H / D12 = L, ADRS1 = H / ADRS2 = L の場合
D13 と ADRS1 および D12 と ADRS2 が共に合致しているため設定変更できます。
- D11, D10 : 未使用 (Don't Care) です。L, H どちらでも構いません。

- D9, D8 : チャンネル選択ビットです。以下の4通りが選択できます。

表 1 : チャンネル選択 (D9, D8)

D9	D8	選択チャンネル
L	L	LR 両チャンネル
L	H	L チャンネル
H	L	R チャンネル
H	H	変更しません

- D7 ~ D0 : アッテネーション (ATT) 設定ビットです。

表 2 : ATT 設定

Attenuation	Hex	D7	D6	D5	D4	D3	D2	D1	D0
0dB	00	L	L	L	L	L	L	L	L
-1dB	01	L	L	L	L	L	L	L	H
-2dB	02	L	L	L	L	L	L	H	L
:	:	:	:	:	:	:	:	:	:
-15dB	0F	L	L	L	L	H	H	H	H
-16dB	10	L	L	L	H	L	L	L	L
-17dB	11	L	L	L	H	L	L	L	H
:	:	:	:	:	:	:	:	:	:
-63dB	3F	L	L	H	H	H	H	H	H
-64dB	40	L	H	L	L	L	L	L	L
-65dB	41	L	H	L	L	L	L	L	H
:	:	:	:	:	:	:	:	:	:
-79dB	4F	L	H	L	L	H	H	H	H
-80dB	50	L	H	L	H	L	L	L	L
MUTE	51	L	H	L	H	L	L	L	H
MUTE	52	L	H	L	H	L	L	H	L
:	:	:	:	:	:	:	:	:	:
MUTE	FE	H	H	H	H	H	H	H	L
MUTE	FF	H	H	H	H	H	H	H	H

注) システムリセット時には MUTE になります。

注) -60 dB 以下では、電源電圧に依存してアッテネーション誤差が変化します。また、電源電圧が約 2.6 V 以下ではミュート率が低下し、-80 dB 設定時のアッテネーション率と同等、または逆転することがあります。

「図 6 : アッテネーション特性」をご参照ください。

■アナログパフォーマンス特性

特記なき場合 DVDD = AVDD = 3.0V, 出力負荷抵抗 = 100kΩ, Ta = 25 とする。




図 3 : THD + N vs 入力振幅




図 4 : THD + N vs 入力周波数




図 5 : アッテネーションエラー




図 6 : アッテネーション特性 (-64dB ~ MUTE)




図 7 : 残留ノイズ vs ATT




図 8 : 周波数応答




図 9 : クロストーク周波数応答




図 10 : FFT スペクトラム




図 11 : THD + N vs 負荷抵抗




図 12 : 消費電流 vs 電源電圧





図 13 : 消費電流 vs 温度

■応用接続例

接続上の注意点


1. AVDD, VRL, VRR 端子と AVSS 端子間に、また DVDD 端子と DVSS 端子間には 10 μ F 程度のデカップリング容量を接続してください。
2. デジタルノイズの混入によるジップノイズ発生を抑えるために、AVDD, VRL, VRR 端子と AVSS 端子間に、また DVDD 端子と DVSS 端子間に 0.01 μ F 程度の容量を接続してください。
3. RSTN 端子に 0.001 μ F 程度のコンデンサを DVSS 端子間に接続すると、電源投入時に IC 内部にシステムリセットがかかります。

接続例 1 (DAC との接続例)



接続例 2

入力振幅 (Peak to Peak) が電源電圧を超える可能性がある場合、SM6451 を破壊する恐れがありますので、入力保護ダイオードを接続してください。



このカタログに記載されている製品のご使用に際しては、次の点にご注意くださいますようお願い申し上げます。

1. このカタログに記載されている商品は、その故障または誤作動が直接人命に関わる商品に使用されることを想定したものではありません。本カタログ製品をこのような機器に使用をご希望がありましたら、必ず事前に当社営業部までお問い合わせください。
なお、事前のご相談無しに本カタログ製品をそのような機器に使用され、そのことによって発生した損害等については、当社では一切の責任を負いかねますのでご了承ください。
2. このカタログに記載されている内容は、製品の特性や信頼性等の改善のため予告なしに変更されることがありますので予めご了承ください。
3. このカタログに記載されている内容については、その製品の使用に際して第三者の知的財産権その他の権利を侵害していないことを保証するものではなく、また、その実施権の許諾が行われるものでもありません。したがって、その使用に起因する第三者の権利に対する侵害について当社は責任を負いかねますのでご了承ください。
4. このカタログに記載されている回路等の定数は一例を示すものであり、量産に際しての設計を保証するものではありません。
5. このカタログに記載されている商品の全部または一部が、外国為替及び外国貿易法その他の関係法令に定める物資に該当する場合は、それらの法令に基づく輸出の承認、許可が必要になりますので、お客様にてその申請手続きをお願いいたします。



セイコーNPC株式会社

本社・東京営業所 〒104-0032 東京都中央区八丁堀 1-9-9
TEL 03-5541-6501 FAX 03-5541-6510

那須塩原事業所 〒329-2811 栃木県那須塩原市下田野 531-1
TEL 0287-35-3111(代) FAX 0287-35-3120

関西営業所 〒550-0004 大阪市西区鞠本町 2-3-2
TEL 06-6444-6631(代) FAX 06-6444-6680

<http://www.npc.co.jp/> Email: sales@npc.co.jp